エンベデッド・ビジョンの開発は難しいですか？
性能が限られた組み込みシステムで複雑な画像処理アルゴリズムを稼働しながら、同じように消費電力、サイズ、コスト、および開発ライフサイクルに配慮することを想像してみてください。実際に、簡単な仕事ではありません。厳しい納期と高い信頼性が求められる工業用または車載用アプリケーションの場合、画像処理は、高速かつ正確でなければなりません。ミスが許される余地はありません。人工知能の時代が到来した現在、機械学習に対する私たちのアプローチを変える時期ではないでしょうか？特に、エンベデッド・ビジョン開発者は、何らかの突破口を開くための圧力にさらされていることは確かです。
ただし、人間は、常に複雑な問題に対して簡単な解決策を探そうとします。エンベデッド・ビジョンの場合、開発者の仕事を楽にする素晴らしい解決策が既にいくつか存在します。
まず、ハードウェアから始めましょう。1つのプロセスまたはアーキテクチャは、確かに出発点としてはより簡単ですが、開発者は、性能と柔軟性と拡張性の妥協点を受け入れざるを得ません。このような状況の中で、ザイリンクスは、新しいFPGA SoCアーキテクチャであり、組み込み処理システム（PS） とプログラマブル・ロジック（PL）を内蔵した異種処理装置であるZynqを導入し、すべての関係者の注目を集めました。
エンベデッド・ビジョン開発者は、必要に応じて2つのシステムのいずれかにタスクを割り当てることができ、柔軟性を享受できます。予測されるとおり、PLにおける高性能ビジョン処理の高速化により、汎用CPUよりも高い性能を実現できます。PLは、ハードウェア的にプログラム可能であるため、開発者は、開発済みのIPを再利用したり、アルゴリズムを使用してカスタムIPを作成することにより、独自の画像処理を行うことができます。
ザイリンクスは、高性能画像処理アプリケーションの開発をより良くサポートするために、Zynq UltraScale+ MPSoCを発売しました。このデバイスは、前世代と比較して性能が向上し、リアルタイムのビジョン処理に特化して最適化されています。これは、Zynq UltraScale+ MPSoCの中核のリソースを見ると明らかになるでしょう。
• 4個のARM Cortex-A53 CPUは、素晴らしい計算能力を備えており、Linuxなど複雑な機能を持つオペレーティング・システムをサポートしています。
• 2個のARM Cortex R5Fリアルタイム処理装置（RPU）は、ロックステップまたは独立モードで稼働できます。ロックステップ・モードは、セキュリティ要件がより厳しいアプリケーションで使用できます。
• Mali-400 GPUは、2D／3Dグラフィック表示に使用されており、高画質のビデオ出力をサポートしています。
Zynq UltraScale+ MPSoCは、開発者がはるかに効率的に使用できる豊富なハードウェア・リソースを備えているため、エンベデッド・ビジョン専用に設計されたデバイスであると言っても過言ではないでしょう。
図1：エンベデッド・ビジョン・アプリケーションを対象としたZynq UltraScale+ MPSoC（画像提供：ザイリンクス）
ただし、要件を満たす適切なハードウェア・アーキテクチャであることと、組み込みビデオの開発をマスターしていることは別です。通常、開発者は、FPGAを適切に活用したいならば特定のハードウェア言語でHDLコードを記述できることが必須であると考えています。これだけでも十分困難であり、Zynq UltraScale+ MPSoCにおけるより複雑なFPGA+CPU異種システムは言うまでもありません。
ザイリンクスは、この懸念に取り組む準備ができています。同社は、Zynqの発売後、FPGA SoCの開発をより簡単するための「ソフトウェア定義」ツールキットであるSDSoCも開発しました。
FPGA SoCの開発ツールとリソース・ライブラリが1つの標準開発環境に統合されていると考えると、SDSoCをより簡単に理解できます。従来の複雑な設計開発プロセスでは、システム・アーキテクチャ、ハードウェア設計、およびソフトウェア開発を含め、さまざまなチームが反復計算に関して完成までに何度も調整して協力する必要がありました。それがより自動化されたモデルで置き換わることにより、業務が簡素化されるだけでなく効率性が向上します。
SDSoCの中核的なビジョンは、FPGAの設計経験がほとんどまたは全くないより多くの開発者がRTLコードを一切記述せずに、高度なプログラミング言語を使用し、プログラム可能なハードウェアの機能を体験し、汎用処理装置と連携して使用できるようにすることです。エンベデッド・ビジョンの開発において、SDSoCを使用している開発者は、複雑な低レベルのプログラミングに煩わされることなく、アルゴリズム最適化など製品の差別化と付加価値を向上させるための精巧でシステマチックな要素に時間とエネルギーを投入できます。
図2：典型的なSDSoC開発プロセス（画像提供：ザイリンクス）
SDSoCは、Zynq UltraScale+ MPSoCをベースとするエンベデッド・ビジョンハードウェア・プラットフォームの開発効率性を大幅に向上させることは明らかですが、市場では常に新たな要求が生まれるため、私たちは、まだやるべきことがたくさんあります。たとえば、機械学習機能をエンベデッド・ビジョンシステムへ追加することを考えなければ、皆さんの製品は明日にでも廃れてしまうかもしれません。
設計においてイノベーションを追及するためには、ビジョン処理に対する従来のアプローチを変える必要があります。開発者は、独自でHDLコード最適化を行うことに時間とエネルギーを投入するのではなく、 既存の認定済みの十分に発展したIPリソースを活用して、ソフトウェア定義を使用してビジョンの高速化を実現するやり方へ変えなければなりません。ザイリンクスのreVISIONスタックは、このようなシステムの1つであり、新たなアプローチの導入に必要なすべての要素が含まれています。
reVISIONスタックには、豊富なリソース、アルゴリズム、およびアプリケーション開発リソースを備えたプラットフォームが含まれており、AlexNet、GoogLeNet、SqueezeNet、SSD、FCNなど、最も人気のあるニューラル・ネットワークをサポートしています。また、このスタックでは、事前定義および最適化された畳み込みニューラル・ネットワーク（CNN）を含め、カスタム・ニューラル・ネットワーク（深層ニューラル・ネットワーク（DNN）／（CNN））の構築に必要なライブラリ要素を提供しています。
さらに、機械学習要素は、OpenCV機能をサポートする幅広い高速化シリーズと連携して、コンピュータの画像処理要件に対応します。ザイリンクスは、アプリケーション開発を促進するために、機械学習指向のCaffeやコンピュータビジョン指向のOpenVXなど、工業用のフレームワークをサポートしています。また、reVISIONスタックには、開発プラットフォームおよびザイリンクスとその事業パートナーにより提供されるさまざまなセンサーが含まれています。
reVISIONにおける開発プロセスは非常に簡単です。SDSoC開発環境において、ソフトウェア技術者およびシステム設計者は、reVISIONハードウェアをターゲットとして使用し、高速化に対応した大量のコンピュータ・ビジョンライブラリを開発プロセスで活用することにより、高速の構築と高速のアプリケーションを実現できます。
ザイリンクスによると、ザイリンクスFPGAは、従来のRTLプロセスを使用してビジョン処理を開発したいユーザーの仕事の20％をサポートします。残り80％は、ユーザー自身が行わなければなりません。逆に、reVISIONベースの開発では、ユーザー仕事の80％をサポートします。つまり、ユーザーは、残り20％を行うだけです。後者のプロセスの方が、はるかに効率的です。
図3：reVISIONソフトウェア定義設計プロセス（画像提供：ザイリンクス）
結果として、ビデオ処理に最適化されたZynq UltraScale+ MPSoのハードウエア・アーキテクチャと、ビデオ処理経験の有無を考慮することなく、使いやすいSDSoC開発環境と下に示す豊富なリファレンスデザイン群が開発者の負担を軽減・設計効率の向上を可能とします。以下のボード群と、リファレンスデザインにアクセスして設計効率の向上にお役立て下さい。
対象ボード：ZCU102, ZCU104, PicoZed Embedded Vision Kit：
リファレンスデザイン：https://japan.xilinx.com/products/design-tools/software-zone/sdsoc.html#boardskits
図4：対象ボードの例 – Xilinx ZCU104
